Thesis/internship on Nanoelectronics, Graphene and 2D Electronics [ita]

I seguenti progetti sono disponibili per tesi di laurea magistrale e per internship per laureati triennali o magistrali in Ing. Elettronica e in Fisica.

 

Sviluppo di un modello semianalitico di un transistore con base di grafene (GBT)

GBT
Image from S. Vaziri et al., Nano Letters 2013

Il graphene base transistor è un nuovo tipo di transistore recentemente proposto, che sfrutta la conduzione attraverso barriere di dielettrico e attraverso una base di grafene. La tesi prevede lo sviluppo di un modello di GBT (graphene base transistor) semianalitico per l’interpretazione dei risultati sperimentali e dei risultati teorici basati su metodi di simulazione atomistici. Le prestazioni del GBT stimate dal modello saranno confrontate con le stime della International Technology Roadmap for Semiconductors per la tecnologia CMOS. L’attività viene svolta nell’ambito del progetto di ricerca GRADE, in collaborazione con laboratori accademici (Univ. Siegen, Univ. Lille, Univ. Bordeaux, Univ. Bologna, Univ. Udine) e industriali (Infineon, Regensburg).

Tutor/Relatori: G. Iannaccone, G. Fiori – Durata: 5 mesi equivalenti a tempo pieno.

Attività previste:

  • Studio della letteratura e comprensione delle proprietà del materiale e del funzionamento dei transistori GBT
  • Studio degli obiettivi fissati dalla ITRS per la tecnologia a semiconduttori.
  • Stesura di un modello analitico del transistore che consenta di includere gli effetti fisici di rilievo.
  • Implementazione del modello analitico in linguaggio Python.
  • Valutazione delle prestazioni al variare dei parametri del materiale e geometrici (gap, massa efficace, mobilità, proprietà dei dielettrici, coefficienti di backscattering).
  • Confronto con le alternative presenti in letteratura e con la tecnologia CMOS in termini di prestazioni e affidabilità.
  • Stesura della tesi come documento breve ma intenso. Preferibilmente – ma non necessariamente – in lingua Inglese.

Pre-requisiti:

  • Capacità di programmazione (in un linguaggio qualunque, per es. C, MatLab).
  • Conoscenza della fisica ed elettronica dei semiconduttori.
  • Capacità di comprensione dell’inglese della letteratura scientifica.

Competenze da acquisire durante il lavoro di tesi:

  • Comprensione delle sfide principali nello sviluppo delle tecnologie a semiconduttore,
  • Familiarità con ricerche di frontiera sviluppate in collaborazione e in competizione con laboratori accademici e industriali di fama internazionale.
  • Conoscenze approfondite della fisica e dell’ingegneria dei dispositivi elettronici.
  • Capacità di sviluppare un modello fisico e implementarlo in un codice di simulazione

 

Sviluppo di un modello ad alta frequenza di un FET in grafene

GFET_HF
Image courtesy of G. Fiori

I FET in grafene possono avere prestazioni interessanti per applicazioni di elettronica analogica a radio frequenza, in cui le alte correnti di perdita non sono un problema e in cui invece si può sfruttare bene l’alta mobilità del grafene per avere alte transconduttanze. Negli ultimi anni si è arrivati a dimostrare sperimentalmente frequenze di cutoff fino a 150 GHz.
Attualmente la massima frequenza a cui si ha guadagno di potenza, la cosiddetta fmax, è limitata dalla bassa impedenza d’uscita e dalla resistenza eccessiva dei contatti metallo-grafene. Nel tentativo di migliorare fmax, abbiamo recentemente proposto di utilizzare grafene a doppio strato come canale per i FET, e di utilizzare un backgate per indurre un piccolo gap nel grafene a doppio strato, mostrando che questa scelta è in grado di migliorare in modo significativo le prestazioni in alta frequenza.
Il progetto prevede lo sviluppo di un modello di FET in grafene valido alle alte frequenze in approssimazione quasi statica, tenendo conto dei gradi di libertà nel progetto quali il tipo di dielettrico di gate e di substrato, la qualità del contatto metallo-grafene, ottimizzazioni possibili del canale per migliorare la mobilità e la resistenza di uscita, la geometria del dispositivo.
L’attività viene svolta nell’ambito del progetto di ricerca GRADE, in collaborazione con laboratori accademici (Univ. Siegen, Univ. Lille, Univ. Bordeaux, Univ. Bologna, Univ. Udine) e industriali (Infineon, Regensburg), e nell’ambito di una collaborazione con MIT, USA.

Tutor/Relatori: G. Iannaccone, G. Fiori

Durata: 5 mesi equivalenti a tempo pieno.

Attività previste:

  • Studio della letteratura e comprensione delle proprietà del materiale e del funzionamento dei FET in grafene
  • Studio degli obiettivi fissati dalla roadmap dei dispositivi a semiconductore ad alta frequenza.
  • Stesura di un modello analitico del transistore che consenta di includere gli effetti fisici di rilievo.
  • Implementazione del modello analitico in linguaggio Python.
  • Valutazione delle prestazioni al variare dei parametri del materiale e geometrici (gap, massa efficace, mobilità, proprietà dei dielettrici e del canale, coefficienti di backscattering).
  • Confronto con le alternative presenti in letteratura e con la tecnologia CMOS in termini di prestazioni e affidabilità.
  • Stesura della tesi come documento breve ma intenso. Preferibilmente – ma non necessariamente – in lingua Inglese.

Pre-requisiti:

  • Capacità di programmazione (in un linguaggio qualunque, per es. C, MatLab).
  • Conoscenza della fisica ed elettronica dei semiconduttori.
  • Capacità di comprensione dell’inglese della letteratura scientifica.

Competenze da acquisire durante il lavoro di tesi:

  • Comprensione delle sfide principali nello sviluppo delle tecnologie a semiconduttore,
  • Familiarità con ricerche di frontiera sviluppate in collaborazione e in competizione con laboratori accademici e industriali di fama internazionale.
  • Conoscenze approfondite della fisica e dell’ingegneria dei dispositivi elettronici.
  • Capacità di sviluppare un modello fisico e implementarlo in un codice di simulazione